Andreas Wassatsch: A Design Flow for 1.28 GBit/s Triple DES using dynamic logic and standard synthesis tools Folien Synopsys User Group (SNUG) Europe, S. E3.2. 1-8, München, Deutschland, März 2001 Mathias [...] Andreas Wassatsch, Dirk Timmermann: Skalierbare Architektur eines einstellbaren Frequenz-Teilers für 1GHz in 0,6mm/5V-AMS-Technologie Folien 10. Symposium Maritime Elektronik, S. 205-208, Rostock, Deutschland [...] Deutschland, Juni 2001 Andreas Wassatsch, Dirk Timmermann: Scalable Counter Architecture for a Pre-loadable 1GHz@0.6µm/5V Pre-scaler in TSPC Folien IEEE International Symposium on Circuits and Systems (ISCAS´2001)
https://www.imd.uni-rostock.de/en/forschung/veroeffentlichungen/publikationen/publikationen-2001/