
Titel
MuCoRe - RRAM-basierte Multi-Kontext FPGAs
Kurzbeschreibung
Das DFG-geförderte Projekt "MuCoRe" (RRAM-based Multi-Context Reconfigurable Devices) hat die Forschung an Multi‑Context‑FPGA (MC‑FPGA) und weiterer rekonfiguriebarer Hardware mit RRAM‑basiertem Konfigurationsspeicher zum Ziel. Durch den Einsatz von Resistive‑RAM‑Zellen (RRAM) zur nicht-flüchtigen Speicherung mehrerer bit in einer Zelle können mehrere FPGA‑Konfigurationen parallel gespeichert und in wenigen Takten umgeschaltet werden – ein entscheidender Fortschritt gegenüber herkömmlichen SRAM‑basierten Lösungen, die bei steigenden Speicheranforderungen ineffizient und langsam werden.
Im Kern werden drei Ziele verfolgt:
1. Charakterisierung & Entwicklung von RRAM‑Komponenten – Schaffung zuverlässiger 8‑Stufen‑Zellen (3 Bit pro Zelle) sowie zugehöriger ADC‑Read‑Out‑Logik, die als Grundbausteine für LUTs, Interconnects und Complex Logic Blocks (CLBs) dienen.
2. Design eines RRAM‑basierten MC‑FPGAs – Integration der entwickelten Bausteine in einer offenen Design‑Flow (OpenFPGA), Verifikation von Funktionalität und Einführung neuer Metriken für Stromverbrauch, Rekonfigurationszeit und Hardware‑Kosten.
3. System‑Level‑Evaluation – Anwendungsspezifische Benchmarks (z. B. KI‑Beschleuniger) zur Bewertung von Performance, Zuverlässigkeit und Cross‑Konfiguration‑Optimierung; Durchführung zweier Tape‑Outs (erste 8‑Stufen‑Zelle, anschließend RRAM‑LUT).
Das Team des Lehrstuhls Integrierte Systeme beschäftigt sich hierbei mit dem Design von FPGA Komponenten, wie z.B. RRAM-basierten LUTs oder RRAM-basiertem Konfigurationsspeicher, sowie der Evaluation und Einbindung auf Systemebene. Das Projekt wird durchgeführt in enger Kooperation mit dem Leibniz-Insitut für innovative Mikroelektronik (IHP) in Frankfurt (Oder) unter Leitung von Prof. Dr. rer. nat. habil. Christian Wenger.
Langfristig liefert MuCoRe ein open‑source FPGA‑Framework mit nicht‑flüchtigem, mehr‑bit‑speicherndem Konfigurations‑Memory, das neue Design‑Paradigmen wie schnelle partielle Rekonfiguration und hardwareübergreifende Optimierung ermöglicht.
Förderung
Dieses Projekt wird gefördert durch die DFG.
Laufzeit
36 Monate ab 2025
Team

Prof. Dr.-Ing.
Marc Reichenbach
E-Mail
Tel.: +49 381 498 7270
Raum: 102

Dipl.-Inf.
Alexander Lehnert
E-Mail
Tel.: +49 381 498 7262
Raum: 126